國微電子 系統(tǒng)架構(gòu)工程師 招聘（工資待遇要求）

工作職責(zé)：
主導(dǎo)芯片系統(tǒng)架構(gòu)設(shè)計(jì)：根據(jù)需求完成模塊劃分、接口定義及關(guān)鍵技術(shù)（工藝/IP）選型；
優(yōu)化PPAC平衡：主導(dǎo)性能/功耗/面積/成本的綜合權(quán)衡決策；
輸出核心架構(gòu)文檔：制定可執(zhí)行的技術(shù)規(guī)格指導(dǎo)全流程開發(fā)；
跨域技術(shù)協(xié)同：指導(dǎo)前端/驗(yàn)證團(tuán)隊(duì)實(shí)現(xiàn)架構(gòu)意圖；協(xié)同DFT/后端團(tuán)隊(duì)解決物理實(shí)現(xiàn)問題；主導(dǎo)量產(chǎn)階段系統(tǒng)級(jí)失效分析與優(yōu)化。
崗位要求：
1、碩士及以上學(xué)歷，微電子、電子工程、計(jì)算機(jī)科學(xué)與技術(shù)等相關(guān)專業(yè)，具有7年以上超大規(guī)模數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)，具有 PCIe協(xié)議相關(guān)設(shè)計(jì)經(jīng)驗(yàn)更佳；
2、精通verilog語言和主流EDA工具，具備復(fù)雜數(shù)字電路的RTL設(shè)計(jì)、功能驗(yàn)證、時(shí)序分析能力，掌握芯片研發(fā)全流程；
3、熟悉主流芯片架構(gòu)（如 SoC、高速接口橋接芯片），掌握架構(gòu)設(shè)計(jì)方法，掌握低功耗設(shè)計(jì)方法，熟悉高速接口協(xié)議，精通PCIe協(xié)議更佳；
4、有超大規(guī)模數(shù)模混合高速芯片（千萬門級(jí)以上，包含高速 SerDes）量產(chǎn)經(jīng)驗(yàn)，熟悉量產(chǎn)過程中常見的協(xié)議兼容性、信號(hào)完整性等失效模式，能提出有效的解決方案；
5、具備系統(tǒng)思維與問題拆解能力，能應(yīng)對(duì)芯片研發(fā)全流程中的復(fù)雜系統(tǒng)級(jí)問題，如架構(gòu)級(jí)性能瓶頸、跨模塊時(shí)序沖突、量產(chǎn)階段的系統(tǒng)性缺陷。