奧比中光 前端 招聘（工資待遇要求）

工作職責:
1、負責SoC中關鍵數字模塊（如CPU子系統、高速接口、算法加速器、DSP、內存子系統等）的微架構設計、RTL編碼（Verilog/SystemVerilog）與綜合；
2、制定并落實低功耗設計策略（UPF/CPF），包括電源門控、多電壓域、時鐘門控等；
3、與驗證團隊緊密協作，制定驗證計劃，支持UVM環境搭建，完成代碼覆蓋率與功能覆蓋率收斂；
4、主導邏輯綜合（Synthesis）、靜態時序分析（STA）、形式驗證（Formal Verification）及DFT（可測性設計）實現；
參與物理設計（PD）協同優化，包括時序收斂、面積/功耗權衡、時鐘樹策略等；
5、編寫高質量設計文檔，包括微架構規格書（Micro-Arch Spec）、RTL Coding Guidelines、SDC約束等；
6、指導初級工程師，推動團隊在設計質量、流程自動化與復用性方面的持續改進。

任職資格:
1、電子工程、微電子、計算機或相關專業碩士及以上學歷，5年以上ASIC/SoC前端設計經驗；
2、精通Verilog/SystemVerilog，具備復雜模塊（>100K gates）從0到1的設計交付經驗；
3、熟練掌握主流EDA工具鏈：Synopsys（Design Compiler, PrimeTime, Formality）、Cadence（Genus, Conformal）等；
4、深入理解時序約束（SDC）、綜合策略、STA分析及跨時鐘域（CDC）處理；
5、具備低功耗設計實戰經驗（UPF流程），熟悉UPF 2.0/3.0標準；
熟悉AMBA總線協議（AXI/AHB/APB）、常用外設接口（DDR, PCIe, USB, Ethernet等）者優先；
6、具備良好的溝通能力、技術領導力及跨團隊協作精神。